

Микропроцессорные системы

Конспект лекций Хартова В. Я.

Автор: Екатерина DanCat Флегонтова

Подготовка выпуска: Алексей Avenger911 Маянц



Распространение осуществляется на условиях [Creative Commons Attribution-Noncommercial-No Derivative Works 3.0 Unported License](#).

Никакая часть этого материала не может быть использована в коммерческих целях или для создания производных произведений. Распространение разрешается только при надлежащем упоминании автора и указании лицензии. Все права защищены. Для получения права на использование данного материала на желаемых вами условиях [свяжитесь](#) с авторами.

Микропроцессорные системы.

4 курс. зачеста ; Хартов Валерий Яковлевич
в инж. сем-ре курсовая ; экзамен

1) В.Я. Хартов, микроЭВМ и микроМК

AVR. Программы

изд-во МЦНУ, 2007г

2) А.Н. Желтухов, т.п. Диаков

средства

"микропроцессоры и системы"

ИЛ, Радио и связь, 1989г.

3) В.В. Станин, т.в. Урусов, О.Ф.

Моногородова, Программирование

шепт., усил., Г на однокристалл микроЭВМ

Энергосистемы, 1990г.

Стартап-ные программы в над-ом практи

0. www. iib. Bmstu. ru / file / Kharrov / archive. zip - надо

1. www. Ssinc. com , Preview 32' (mcs - 51)

www. python. ru

2. наем www. bitme. ru AVR Studio 4. xx
(xx: 6..13)
спасибо

3. наем VMLab с сайта vmlab. ru
описание 123. nm. ru

4. настем www.labcenter.co.uk
Proteus 6.73. (или 6.90)
(предоставил настем 81 различных видов микр.)

5. AVR
class.жкдом. (STR 500 набор)

1. Стартові ввоги/виводи
на дбя чистота

2. Арифметична оброботка рах. в ЧМК AVR

3. Таймеры.


4. Канал поснр. бб./бб. UART
(Universal Asynchronous)

5. Канал поснр. бб. бб.

6. Операція прор. на ау. (микр.)
(использов. AVR)


Спр. с системою кадр-рол/узв.шит. работами/
настем пособие Хармова.

Числен. на Avr Studio



Основні поняття:

1) Цифровий -ко - управи -чую вих -аки шим -а
пред -ет компоненс аппар -очнім чи то -
сп -мб , ком . под упр . си операції
або по упр . ет соєт . си к -то -чно об -та
(ЦУВС)



2) Управ .чи - чиненія - ввог -и на обчисл
е чинного перевода єго в треб .ше соєт .


Спос-ва рабо-ты ПУВС

при упр-ии реа-ии об-ии:

- 1) общеп-ые с бло-ами кон-вом и разнообраз-ими всп-ими устру-ими;
- 2) решения иного-го з-я всп-ии в реа-ии иссле-таде вр-ни при их относ-ой неизи-же в пе-ии всей эксплуат-ции;
- 3) общеп-ые про-дук-ты менедж-ии рабо-ты при всп-кой уст-ти к отка-ам.

Эти функ-ии ок-ют вычисле-ие и на АСУ:


- 1) Разнообр-ые про-дук-ты вв/вав. инф-ции.
- 2) Испол-ть ученя реа-ии вр-ни, т.е. пе-ие ср-ть компю-теров вр-ни д-ко присутств-ти
- 3) Данные распределя-; к-и машины-стя разбогу- всем про-дук-им, запускают с ученя пе-ииор-то.




Многокуп-чевые систе-ма управ-лия:

ОС Windows структурна-е систе-ма.



корпоративна-е систе-ма (АСУ пр-кт.)
(авт. сист. ма-ин. ие)



корпоративна-е систе-ма (Ethernet)



промышленна-е систе-ма (ibus, Profibus, CAN)




ПС - рабочие станции

С - серверы


ПО - пульт опера-тора

ПЛК - программи-ческий лог-ик конт-роллер (PLC)



однокуп-чие ЭВМ
(микро-комп.).

≈ 12 штук \$1000
1/28P, 1/16P, 1/4-16P



баг-ажные
устр. вв/ав.

Технические средства, используемые
на различных уровнях управляемых
системах.

1. Верх. ур-во - ПК, PC (раб. станции)

2. Ср. ур-во - ИЭПУЗ-64 (001-е покол.) 761

(SMHRT, Schneider Electric,

(группа Advantech.)

одноплатные комп-пы,

модуль 66160б (до 300 наим ≈ 200кпс)

3. Низк. ур-во - микроконтр-ры: 1) CISC-

арх-1261; пример, MCS-51 (Intel) ≈ 1980г

2) RISC-арх-ры; Microchip, PIC-комп-
ьютеры (до 35 команд), Atmel


(до 130 команд)

4. Системы на кристалле (Cypress)

, любой МП может прог-пр., умн. 66160б, память,

, Схема проигр-ца по применению.

Микропр-ры - осн. ресурсы, изгн в будущем




ARM7 - ; греки на микропр-ме ЭВМ
; баз-ан схем-а с базовыми возможн.

ARM7 - 75 MHz

ARM9 - 120 MHz, 256 Kb SRAM
2048 Kb flash

* * *

Справочная управляемой микроЭВМ.



A-Организация "оргра"

Арх-рн: а) неизвестного типа

б) гарвардского типа


a)

C you - u
B b / Bob.

The diagram illustrates memory segmentation. It consists of two vertical columns separated by a vertical line. The left column contains two rectangular boxes: the top one is labeled 'CSEG' and the bottom one is labeled 'DSEG'. The right column contains two labels: 'кодовый сегмент' positioned above the CSEG box, and 'данный сегмент' positioned below the DSEG box. This visual representation maps assembly language segment labels to their corresponding memory regions.

<u>210 SEG</u>	В ОДІ (єдине піднані)
	- складає бб /баб (компенсація обмеж. піднані).
<u>RSEG</u>	- результати одн.-го попу. вп. по міс-ре

RSEG - регистры общего назн. и сб-ре



- обиусе арх-ое чюсту. - б

1-ея-ок: сущесвтв. прил. (б).

~ Oct

RSEG

5)

ESEG

DSEG

Y/O SEG

R SEG -6 my-pre

Glucose + Fructose = Sucrose

- обычно приш-том flash-память, и - т. max. се в разные части памяти

601

CSEG


SEGU

YI SEG

RSEG

CSEG	- Stack прям-ва: неизм/разделя
DSEG	Блок способы формата, получаем
DATA SEG	данные идущие в строке боя-ко
RSEG	Быстро ассемблеру.

Б. Достигнула аналогового уровня идейно-художественного мастерства с некоторыми отступлениями.



СУ - синхронизация

Ю - ограничитель

B/Xp - волнистое узаконение

YC - умножитель

Допустимое количество каналов


$$N_{\text{gon}} \leq \frac{\Delta X_{\text{igon}}}{(\frac{dx_i}{dt})_{\text{max}} (t_k + t_{\text{np}})}$$

ΔX_{igon} - горизонтальная дальность передачи

t_{np} - время передачи в старт

t_k - время конвейера

Сумма с ними есть фикс:




Ну же: можно ли?

$$N_{\text{gon}} \leq \frac{\Delta X_{\text{igon}}}{(\frac{dx_i}{dt})_{\text{max}} t_k}$$

МКС-системы с 3-х слойной организацией

Шина адреса (MCA) односторон



шина 8(16)
дальность (обнуление)

Порты вб-электр-ые узлы, к-ции предел-но-

МКС ввода/вывода

стрийбоде данные с порта:

1) D-e пакет на MCA и далее в МКС.

2) Использование барреры ОЗУ

отправка адреса:


1) следующий МД из МП;

2) ИСПОЛЬЗОВАНИЕ БАРРЕРА ОЗУ

Используя барреры прямого доступа можно напрямую фиксировать обмен между УВВ и ОЗУ без участия МП.


Операции на шине.

1) чтение (передача ячейки в МП)




адрес сокр.-ся передавался в течение времени

последовательное чтение



t_{ZQY} - время нарастания в шине и время

демодуляции



задержки

3) запись (вывод ячейки из МП)


Использование ячейки

WR
(запись)

МД
запись


запись
демодуляции

Схема поддержки.





импульс записи
импульс записи
импульс записи

МП-система с 2-х шинной
организацией



i8085 - 8-ми разр-й чип-р (K1821B)
 i8051 - 16-разр-й чип-р (R1816BE51) }
 8-ми разр.
 M1#2, RD, WR


Временные диаграммы чтения / записи.



стри-ра MCS-5/
 микропроцессор
 AVR

Несомненно все эти CLUT-схемы для же
 стока выборки управляются подключ-х к орг-н


установки



CS - chip select


Причина подключ-я чип-а к упр-ю:

a) одновременное подключение чип-а к упр-ю N = 3000 h




а) работа с несколькими портами

$$N_0 = 3000 \div N_7 = 300 \text{ портов в байта}$$




Среда подключения устройств памяти.

а) ОЗУ с параллельным интерфейсом.



$$N = \frac{V_{\text{памяти, порт}}}{V_{\text{имп}}} (\text{имп.})$$

б) ОЗУ




↑ - С 3-ми состояниями

$$\overline{W/R} = \begin{cases} 0 - \text{запись} \\ 1 - \text{чтение} \end{cases}$$

Дополнительное правило доступа к устройствам:

а) по шине мин-ной байт-рек




Наг-ок: при мин-х ед-ах в симах A_{12}, \dots, A_3

происходит пересечение областей двух других областей.

Следует отключать обеим:


ногда сиб-вх сиб (неподходящий)

5) Входорга с использованием почек и



M_1 , M_2 , ... M_k - это множество задач с помощью которого M_1, M_2, \dots, M_k решаются упражнения.


в) разделим $y - b$ (нашими $b, b/b$ /всего $)$
с наш-но поч-х упр-х сущ-ов b



$$\overline{IO/M} = \begin{cases} 0 - \text{gamyk k} \text{ yobb} \\ 1 - \text{gamyk k} \text{ hanum} \end{cases}$$

Обобщенное структурное
членение
сема восьми разнородного стол.
Программистские штрафы

Бесовинні позиції підприємства



stky - акушерство

$$(\text{der}) \star (\text{SYC}) \rightarrow A_{\text{KK}}.$$

source

Pr 1, Pr 2 - ^{solve} перепись бремя-то хранение

СлУ котр-го мене ў бояздыць „+”, „-”, НЕ, И, ИАУ, ⊕.

2-10 карат. Рассеяние при обработке 2-10-х опухолей, г/

мого членов могущим 2-10 рег.ман
снобо.

PSW-регистр

80
20080 $S|Z \times AC \times P \times C$
18085 $S|Z \times AC \times P_{ov} \times C$

8-бит битный
для микроЭП Intel 8080 (8085)

* - прямой-адр

S - знак раз-ма определений (см. п. 2.2.2. режима (т. к.))

Z - прямой О-результатом

C - перенос (запись)

AC - дополнительный адрес (инициализированный)

Результаты любых коррекций в 2-10 коде

P - результат (чет-ое/нечет-ое кол-во "единиц" в коде)


Если число содержит, то

OV - overflow - перенесение

N - прямой использованием флагов для признака

2-10-е число не сравнивается с кор-ней приведением.

ACУ - регистр инструктового типа



Состав ШУ:

МК 8080 $DB\ IN, \overline{WR}$, READY (он биты Z и B),
WAIT (они же)

МК 280 $\overline{RD}, \overline{WR}$, WAIT (они же), HALT (команды)
или опре-ми на MDR

8080:	HOLD	HLDA	INT	INTE
280:	BUSRQ	BUSAC	INT	NMI

запрос в каналу у/р
известного деск.
помощи (WAIT)
откл

номера
личина
запрос
приват-ни
номера
приват-ни

8080:	RESET	Enum	Одну имя	\overline{MI}	MREQ
280:	RESET	Enum	одна имя	сигнал, опре- байдж, зал-с помощи	помощи

280:	I/O REQ	RFSH
	запрос к УЧМ-бб/бб	автом работы с данными помощи

Программистские ошибки

Это фрагменты программ, способствующих г-з, ресурсов.

1) Форматы данных

Беззнаковое целое число от 0 до 255

знаковые целые в диапазоне $-128 \div +127$.

отрицательные числа приводятся в формате $\frac{-128+127}{-128-127} = -64$

$[-64]_2 = 11000000$

- целые числа

- дробные

Следующие ин-ды не предполагают работу с
отрицательными корнями.

2) Способы адресации:

1. Регистр-ные адреса: определяют нах. б

регистре

2. Ненаскоб-ные адреса: оп-ны нах. се в
стеке команде, укаж. выше опред.

3. Странице адреса: ука се адреса в
вн-й пам. операнд.

4. Добавленные регистр-ные адреса: вкл-ие ука се
адреса опер. ф-и, обычно пара 8-бит разбр-ки об.

Частичный адреса, скелетные адреса: адреса
опер. ф-и вспомогательном регистре.

3) Ресурсы

i8085 (K1821 BM85)

A - аккумулятор

B, C, D, E, H, L - 8-б. регистры для загрузки
(B-C, D-E, H-L) - 16-б. (пары регистров)

PC - Program Counter } 16-б.
SP - Stack Pointer

PSW - Program State Word 8-б.

содержит стат. помошн.,
IM - регистрация маски прерыв-ий, Interruption mask
 ≥ 80 :

+ A'

B', C', D', E', H', L'

для след-ия пам-ти при
пр-ции и десктр. прихода

+ IX } инд-ые ре-ги (16-б)

+ IV - регистр прерыв-ий

i8085 u ≥ 80 :

64 регистра для пам.


256 портов вв

256 портов выв


Номер команды i8085 - 80 битов
 ≥ 80 - более 80 ком-д;

Синхронизование первичного
управляемого автомата.

; УУ шабнай дүрнэг-еи иштэл персональ-но компану.



Chungs-ee one day ago AO



Основные способы формирования концепт.

- t₁ бол - я каманыбы
t₂ демирр - ик
t₃ ватына оңр - га
t₄ вакони - не оңр - ии
t₅ сокулан - ик көз - мор

Временное зап-ки блокчейн
исследование

$$T_{\text{now}} = \left(1 \div 5\right) T_{M44}$$

give off: 8085, 780

$$T_{\text{KOM}} = (1+2) T_{\text{M4}}$$

give MR: MCS-51

Текущий уровень мониторинга

$$T_{CLR} = \frac{1}{\delta_{CLR}}$$


$$T_{\text{my}} = (3 \div 5) T_{\text{cuk}} \text{ gne MMi8085,280}$$

$T_{M4} = 112 \text{ T}_{\text{cuk}}$ g / MR MCS-51, 18051

Метод машинного обучения

Bremerton graywackes

многобоких плавающих якорей уменьш



для ≥ 80 $\frac{T_1}{T_2(\text{ш})} \frac{T_3}{T_4}$



~~will~~ X ~~age~~




NRG



надо
из мебели - ми


Пример выполнение команды

CALL addr16.



Задание:

1. Выбрать за 3 машинных цикла
2. Сохранить (PC) в стек
3. Записать (PC) на Addr16



читали и занесли в стек
за 2 машинных цикла

Многопроцессорное

5 МЦУ, 16 МГц (шаг. такт.)

ЦИ1

T_1

T_2

вход-ко
вход-ко
результат

T_3

T_4

T_5

T_6

T_7

T_8

T_9

T_{10}

T_{11}

T_{12}

T_{13}

T_{14}

T_{15}

T_{16}

T_{17}

T_{18}

T_{19}

T_{20}

T_{21}

T_{22}

T_{23}

T_{24}

T_{25}

T_{26}

T_{27}

T_{28}

T_{29}

T_{30}

T_{31}

T_{32}

T_{33}

T_{34}

T_{35}

T_{36}

T_{37}

T_{38}

T_{39}

T_{40}

T_{41}

T_{42}

T_{43}

T_{44}

T_{45}

T_{46}

T_{47}

T_{48}

T_{49}

T_{50}

T_{51}

T_{52}

T_{53}

T_{54}

T_{55}

T_{56}

T_{57}

T_{58}

T_{59}

T_{60}

T_{61}

T_{62}

T_{63}

T_{64}

T_{65}

T_{66}

T_{67}

T_{68}

T_{69}

T_{70}

T_{71}

T_{72}

T_{73}

T_{74}

T_{75}

T_{76}

T_{77}

T_{78}

T_{79}

T_{80}

T_{81}

T_{82}

T_{83}

T_{84}

T_{85}

T_{86}

T_{87}

T_{88}

T_{89}

T_{90}

T_{91}

T_{92}

T_{93}

T_{94}

T_{95}

T_{96}

T_{97}

T_{98}

T_{99}

T_{100}

T_{101}

T_{102}

T_{103}

T_{104}

T_{105}

T_{106}

T_{107}

T_{108}

T_{109}

T_{110}

T_{111}

T_{112}

T_{113}

T_{114}

T_{115}

T_{116}

T_{117}

T_{118}

T_{119}

T_{120}

T_{121}

T_{122}

T_{123}

T_{124}

T_{125}

T_{126}

T_{127}

T_{128}

T_{129}

T_{130}

T_{131}

T_{132}

T_{133}

T_{134}

T_{135}

T_{136}

T_{137}

T_{138}

T_{139}

T_{140}

T_{141}

T_{142}

T_{143}

T_{144}

T_{145}

T_{146}

T_{147}

T_{148}

T_{149}

T_{150}

T_{151}

T_{152}

T_{153}

T_{154}

T_{155}

T_{156}

T_{157}

T_{158}

T_{159}

T_{160}

T_{161}

T_{162}

T_{163}

T_{164}

T_{165}

T_{166}

T_{167}

T_{168}

T_{169}

T_{170}

T_{171}

T_{172}

T_{173}

T_{174}

T_{175}

T_{176}

T_{177}

T_{178}

T_{179}

T_{180}

T_{181}

T_{182}

T_{183}

T_{184}

T_{185}

T_{186}

T_{187}

T_{188}

T_{189}

T_{190}

T_{191}

T_{192}

T_{193}

T_{194}

T_{195}

T_{196}

T_{197}

T_{198}


T_{199}

T_{200}

T_{201}

Архитектура микроЭВМ

и системное использование.



PSW - это совокупность признаков

A - текущий опр.

H-L - наименование операции в опр. или момента в цикле опр. или наращивания

B-C

M-L

D-E

W-Z

Каждый бит памяти называется ячейкой

многие ячейки называются

PR - регистр команд; MCU - физ. опр. ячейка опр.

x_1, x_2 - внешние входы синхронизации, подавляемые кварцевым

генератором x_1

CLR - вкл. синхр-й сигнал

RESET - бит. сброс для МИК-схем

S_0, S_1 - сигналы состояния процессора

S_1	S_0	команды
0	0	HALT (останов)
0	1	WRITE (запись)
1	0	READ (читание)
1	1	FETCH (вывод ком.)


$\overline{RD}, \overline{WR}$ - синхр-й адр. и данные на шине

$$IO/\overline{M} = \begin{cases} 0 - \text{адр. и данные} \\ 1 - \text{адр. и } I/O \end{cases}$$

READY - выход готовности

ALE - строб сопровождения адреса


HOLD - запрос членного доступа
HLDA - подавл. пр. доступа.



ШФ - внешний фильтр - ЦВ
СК - системный контроллер - Р.
Т - транзисторные переключатели

OE - разрешение выхода.


Функционально-логическая схема



Системный контроллер 280.

Быстроходные
запуски:

наличны
им-я
зап-б
им-ба
бб/баб
пункт
кубка
чулка
ногой



MREQ - запрос на чтение
WR - запрос в память
IOR -
IOW -

INTA (подтверждение прерывания)
пункт син-кея Вактона.

"Ядро" МК i8051 (80C51), i8052.

Структурная схема "ядра".

Диски:

HD

ROM - 128 байт, random access memory

RPM - random program memory

RAR - регистр адреса
SP - указатель стека

EEPROM - энергии не требующие и не использующие память

SFR - регистр специальных

IR - инструкция

CU - управление

1) РО, ..., РЗ - порты вв./выв.

2) три функциональных.

3) через РЗ восемь управлений

Упр-ие цикл-ов на цикл-ы.

RST - сброс

VPP - мен-ие цикл-ов

EA - мен-ие цикл-ов винч-и памяти
проверяется,
если винч-и винч-и памяти не хватает.

ALE - обр-ос адреса

PSEN - назначение работы винч-и памяти
проверяется.

через P3:

P3.0 - Вход постро-го команда ; Rx D

P3.1 - TxD - выход пост.команда;

P3.2 - Вход биты. Прерыв. ие INTO

P3.3 - B1D0 - //

P3.4 - Вход таймера T0

P3.5 - Вход таймера T1

P3.6 - Задача WR

P3.7 - Установка RD } ; выполнение норм

Самод-но: 1) AT89C51 Datasheet

(LS051, 80C51, K1816BE51)

проверяют-ие Flash-памяти проверяется.

2) Использование 2, более высокое значение состояния 1.


clourescece granulagine пачети.

Планшетные программы (CSEG)


Bap-moi un - ue:

$$1) \quad \overline{EA} = 1 - \text{бумажное панаме}$$


кофчук-ши, тадж. консн.-т б
даними програми.




Планета генрих (DSEG)




Можно разговаривать (чтобы - то)
на языке.



Otros enemigos



(SP) при операции PUSH
машин. переход. (con. branch)



Обработка данных в Spyder на Python

Система ранг CMR51:

III KOM - 9 (49-10, 45-28, 17-38)

Равногабаритные за 1 час 2 часа. Установка
на 1 часе (12 макров). 12 метр

Yuri, gen. - za 4 man.yurad (4 ман.)

- 1) Пересыпки
 - 2) ил. оплывания
 - 3) Озеровское озеро.
 - 4) ариадки
 - 5) перебрана упр-ие.

1) Пересечение с узким-же китом-на и суммой ее опер-ре

MOV dst, src

equi dst = A, mo SRC = {R_n, ad,
 $n = 0, 1$
 answer ->

@ R_i , # data 3
node-node? S-uu
app-app page-ii
arresta onspans

enum dist = Rn, no sync = {A, ad, #data}

oam dst = ad , no sync {A, Rn, col, @ k_i,

#data?

если $dst = @Ri$, то $src = \{A, ad, \#data\}$
если $dst = DPTR$, то $src = \#data16$
16-ми разр-и ук-вс
двоичн

Ран-га нусамни ^{из} баш. наименіе:

MOVX A, { @DPTR, @Ri }

кооб- 16р. 8р (одинч-е
уур-а агр агр наурууу)


Eng. name PZ
Hawker-Siddeley

MOVX { @DPTR, @R1 } ; A - nyewonra Go
bun naeant

МОУ
из ког. семинар
написаны

A, @A + DPTR

~~Aug Dec - year
e.g.~~ 000



MOV C A, @A + PC
относительное адресование

PUSH ^{SYC} ~~and~~

pop ad

Сумма

записать 6 мен с аргументом + (sp) «(ad)

зимой из саркофага с археологами

стремер ^{всп} PUSH Acc - an - p.
POP Acc

PUSH DPL } cb orga
PUSH DPH } по меньшему адр.
нижнее значение

Однокр:

XCH A, {Rn, ad, @Ri}

XCHD A, @Ri; A_{3..0} \leftrightarrow (@Ri)_{3..0} (меняется адр.)

SWAP A; A_{7..4} \leftrightarrow A_{3..0}

Пример. Опред. моде.-и константы с исп. косинуса
относим. агр-ии.

$$\sin 0 = 0$$

$$\sin 1 = 0,017$$

$$\sin 2 = 0,035$$

$$\sin 89 = 0,99$$

$$\sin 90 = 1$$

$$\frac{1}{250} = 0,0004 \text{-чена делимая.}$$

0,00000100B, 0,0001001B.

В базе max 255

MOV A, #1 (mov DPTR, #TABL)
call sinX

mov A, #2
call sinX

sinX: inc A
MOVC A, @A+PC
ret

TABL sin: DB \$, 00000100B, 00001001B, 1000H0FB

2) Однократные операции:

ANL
нижний бит



ORL — A, {Rn, ad, @Ri, #odata}
нижний бит
XRL
нижний бит

— " — ad, {A, #odata}

CPL A ; A $\leftarrow \overline{A}$
шеверн.

RL A
вывод по чистому

RLG A
вывод вывод с
ак. порт C.



CLR C - сброс флага

3) Операции с битами:

C-битовый ассист-р

3.1. Однократное оп-ри:

обнуление бит-ио ас-ра CLR C

— " — бит-ио сдвиг на CLR Bit; Bit-8 правое
ас-рес

SETB C - обнуление

SETB Bit

CPL C - инверт-ие

CPL Bit

3.2. ANL C, Bit - иор-ое соп-ие

ANL C, 1bit

3.3. ORL C, Bit - иор-ое или-ие

ORL C, 1bit

3.4. Стегоскоп, битов:

MOV C, Bit

MOV Bit, C

Однинч. Даны иор-ие ии-ие

$$y = x \bar{v} v w (x v v)$$

Пусть x, v, w - поступают через бр. порт.

P1 no инв 0, 1, 2 (инв норм)

y - Выводим в норм P1.3

X bit P1.0

v bit P1.1

w bit P1.2

y bit P1.3

mov C, X

ANL C, V

mov F0, C

F0 - Груп-е совр-ие из групп
F0 & PSW

mov C, X

ORL C, V

ANL C, W

ORL C, F0

MOV Y, C

4) Сдвигущие-ие операции

4.1. ADD - сложение

ADDC - --" - с перен-адд A, {Rn, ad,

SUBB - выч-ие с заштад

@ R_i, # data }

код. no
огр. ав
арка

SUBB A, R_j; A ← (A) - (R_j) - C
quinc

если без зеркал, то CLR C при заг SUBB

4.2. Умн-ие: MUL AB;

$BA \leftarrow A \times B$; B не делит C нац.

он. дел.
остаток

4.3. Деление:
 $DIV AB$; $AB \leftarrow A/B$

знач. остаток

$OV = 1$, если $B = 0$

4.4. Умножение (двоич. вида):

$inc \{A, R_n, ad, @R_i, DPTR\}$
указ. пер. по.

$dec \{A, R_n, ad, @R_i\}$

4.5. Дв. - дец. - коррекция:

$DA A$; где обр. вида дв. - дец. чисел.

Обработка многосдвиговых
операций.

1. Применение.

$A + B$,
 $\begin{cases} AL - \text{нижн. байт} \\ C = 0 \end{cases}$

a) $AL + BL$ ($ADDC$) - м.о. в чист.

b) $AH + BH + C$ ($ADDC$)

2. Возможности.

$A = 1301_{16}$

$0DFE$

$B = 0503_{16}$

1) $AL - BL$

$0000\ 0001$

$\begin{array}{r} 1111\ 1101 \\ 1111\ 1110 \end{array}$ - зан. ног $[- 03]_{16}$ г.н.


$C = 1$ - заск. \rightarrow отсутствие переноса

2) $AH - BH$

$0001\ 0011$

$\begin{array}{r} 1111\ 1010 \\ * \end{array}$

$\overline{0000\ 1101} = 0D_{16}$



Приоритетные процедуры сложения и вычитания.

$addr_A EQU 10h$

$addr_B EQU 20h$

$MOV R2, \#2; \text{дл-ка 2х единиц}$

$OR R2, R2$

$MOV R1, \#addr_A$

$MOV R1, \#addr_B$

$CLR C$

$10h$	AL
$20h$	AH

$20h$	BL
$R2$	BH

Loop: MOV A, @Y0

ADD A, @Y1 ; (SUBB)
MOV @Y0, A ; (DAA) g/2-10.

Inc Y0

Inc Y1

DJN Z R2, loop (если нe = 0 R2, mo loop).

3. Суммирование 2-10 чисел.

$$A = 29185$$

$$79121$$

$$1) A_L + B_L$$

$$\begin{array}{r} 1000 \\ 0011 \\ \hline 1011 \end{array}$$

$$\begin{array}{r} 0110 \\ 1100 \\ \hline 0001 \end{array}$$

$$C = \begin{array}{r} 0110 \\ 0010 \\ \hline 0010 \end{array}$$

$$2) \begin{array}{r} 0010 \\ 0100 \\ \hline 0111 \end{array}$$

$$A_H + B_H$$

- суммирование 6

; пример, в гр-ке g/12-10.
без DAA одна цифра переворачивается, DAA

4. Вычитание 2-10 чисел.

$$1) A = 0493 \quad A - B ? \\ B = 0298 \\ \hline 0195$$

$$[BJ]_{\text{гон}} + A$$

$$1) A_L - B_L$$

$$\begin{array}{r} 99 \\ + 9A \\ \hline 08 \\ + 02 \\ \hline 93 \\ \hline 95 \end{array}$$

- гонки нe

$$2) A_H - B_H$$

$$\begin{array}{r} 99 \\ + FE \\ \hline 97 \\ + 02 \\ \hline 06 \\ \hline A \\ \hline 6 \end{array}$$

$$C = 1 - \text{наглосно} \quad CF \quad \text{бездоли нуле}$$

$$3) B - A = -0195$$

$$1) B_L - A_L$$

$$\begin{array}{r} 99 \\ + 9A \\ \hline 6D \\ + 07 \\ \hline 98 \\ \hline 9F \\ \hline 6 \\ \hline A \leftarrow 5 \end{array}$$

$$CF \quad 05$$

$$2) B_H - A_H$$

$$\begin{array}{r} 99 \\ + 9A \\ \hline FE \\ + 02 \\ \hline 98 \\ \hline 96 \\ \hline 02 \\ \hline 98 \end{array}$$

addr_A ---

addr_B ---

MOV R2, #2

MOV Y0, #addr_A

MOV Y1, #addr_B

SETB C

Loop MOV A, #99h

ADDC A, #0

SUBB A, @Y1 ; Вычитаю B

ADD A, @Y0 ; + единиц - от A

DA A ; коррекция

MOV @Y0, A ; Следующий раз вычитаю 1-ю

INC Y0 ; опять же

INC Y1

DJNZ Y2, loop

5. Умножение

$A_H \quad A_L$

$B_H \quad B_L$

$A_L \times B_L$

$A_H \times B_L$

$A_L \times B_H$

$A_H \times B_H$

6. Дешифрование

Преобразование 2-го числа в акк. б2-10.

MOV B, #100

DIV AB;

MOV R0, A; получаем 100-ен

MOV A, B; остаток

MOV B, #10

DIV AB

SWAP A; поменять местами, чтобы разобрать.

OR A, B; B зан. десят. и ед. раз.

Алгоритм деления.

1) Утверждаем признак отсутствия переноса при дел-ии:

$A_H - B$, где A_H - см. часто деленного

a) $\Delta = A_H - B \geq 0$ - переносы имеются

Пример.

3 р. деление 4 р. делен.

$$\begin{array}{r} 1010 \quad 0000 \\ \hline A_H \end{array} \quad \begin{array}{r} 0010 \\ \hline B \end{array} \quad = \quad \begin{array}{r} 1 \quad 0000 \\ \hline \end{array}$$

б) если $\Delta < 0$

Число:
1) сдвиг-и влево деленое на 1 разр.

2) обнуляется дел-ко

3) оценивается разность

$| разн. | \geq$ опред-ие суммы на разр. $= 1$

$$| разн. | < \quad -11- \quad = 0$$

4) если разность < 0 , то берутся деленое

Число при опр-ии все разр. в деленом.

$$A = 0001 \quad 0011 = 19_{10} \quad B = 0100 = 4_{10}$$

$$\begin{array}{r} + 0010 \quad 0110 \\ \hline 1100 \\ 1110 \\ 0100 \\ \hline 0010 \\ 0100 \quad 1100 \\ \hline 1100 \\ 0000 \\ \hline 0001 \end{array}$$

\overleftarrow{A}
 $C_1 = 0$
 $+ B_{\text{бескн.}}$

$$\begin{array}{r} + 0001 \quad 1000 \\ \hline 1100 \\ 0100 \\ \hline 0001 \\ 0011 \quad 0000 \\ \hline 1100 \\ \hline 1111 \\ 0100 \\ \hline 0011 \end{array}$$

\overleftarrow{A}
 $C_2 = 1$
 $C_1 = 0$
 $+ B_{\text{бескн.}}$

$$0100 = 4_{10} + 3_{10} + 3_{10} = 19_{10}.$$

Пример.

AL REG R3
AH REG R4

MOV R2, #8 ; α -н. числов.

MOV AL, #data ; деленое

MOV AH, #data

MOV B, #data ; деленено

CLR C

MOV A, AH

SUBB A, B

JZ OV-DIV; можно ли ≥ 0 , т.е. $AH \geq B$

JN OV-DIV; нет замка

Loop:

```

CLR C
MOV A, AL
RLC A; сдвиг вправо
MOV AL, A
MOV AH, A

```

SUBB A, B

MOV AH, A

JNC digC1; переход на зан. 1 в C;

ADD A, B; если замка не было


MOV AH, A

JMP M1

digC1: ORL AL, #1

M1: JNZ R2, Loop

OV-DIV. — вправо разность. — 0000-е о переходе — ид.



сдвиг вправо

Макроопределение - глобальная замена в программе.

Нарисовать в пер. Р3. Рез. ам в пер. РPH.

Макроопределение (н-до 1).

CONV MACRO BCD, BIN
, глоб. глоб.

```

MOV A, BCD
MOV B, #10h ; 16,0
MOV RI, B > DIV AB; A-делим, B-делит
MOV B, #10
MUL AB
ADD A, RI
MOV BIN, A
Endm

```

CONV R3, RPH - выход макроопред.

глоб-ные параметры

Команды передачи управления.

LJMP addr 16 - динамический переход безусловный

LCALL addr 16 - выход процедуры управляемой

AJMP addr 16 - переход в пределах структур

ACALL addr

SJMP rel,

- короткий переход

отк-то прог-ко структуре, сmp 31

ширем 25: ход от. и следующей; PC = PC + 2, PC = PC + rel (-128 ÷ 127)


JMP <label> - возвр-т сам возвращает
CALL <label> возвр-т сам возвращается

JMP - ; относит-ель переход отм-то PC не
бесе 2¹⁴.

Расчетный переход относительной:

JMP @ A + D PTR

для компа арх-а



Приимер: Ветвление на n направлений.


Слово селектор направлений имеет имя WEMSEL

EQU R3.

- ① JMP - n ; процедура перехода
- ② mov A, WEMSEL
- ③ mov DPTR, #TBL
- ④ movc A, @A+DPTR
- ⑤ JMP @ A+DPTR

TBL: DB m1-TBL, m2-TBL,
DB m3-TBL, ...

m1: ; блок 1
RET
m2: ; блок 2
RET
m3: ; блок 3
RET
--
RET



JZ rel ; переход по нулю

JNZ rel ; переход если не 0; сравн-ие с единицей

JC rel ; переход по переносу

JNC ; переход если нет переноса

JB bit, rel ; 3-х бит. оп. код
1-й б. оп-с 1-2-й 3-ий
0 или 1 ; сравнивается битом из 0-го или 1-го бита
сем-на

JNB ; переход по 0-му знач-ю бита в BSEG

JBC bit, rel ; не 1-му биту, можно переноса бит вкл-
чается. Исп-е как маск-ор (ис-
пользование запр-я)

DJNZ R1, rel ; уменьш-е и проб-т на нули-ое
знач-е (глобально), но не-из

DJNZ ad1, rel ; шаг-р-я арифм.

CYNE A, ad, rel- hyperay no repab. by > cp-ac.
 CJNE A, #data, rel C<1 sum A < #data;
 CJNE Rn, #data, rel hyperay no cp-ac;
 CJNE @Ri, #data, rel

RET - вирус из негликозидов, имеет базофильные включения;
активный RETI - вирус из вирионов с вирусом-антигенами и антигенами базофилов.

NOP - заг-ка бр.ни, пускав онгюнде ;

Очевидно проявляющееся прогрессуя при.

1) Давома с таби-ми констарн.

одном-все они будущие

a)	Стартовое задание:	
0:	1111100	
1:	"0"	$\begin{array}{l} d=1 \\ e=1 \\ f=0 \\ g=0 \\ h=0 \\ i=0 \\ j=0 \\ k=0 \\ l=0 \end{array}$
2:	"1"	
3:	"2"	
9:	"9"	

8) Документальное кино (документарное)


Убедите се, что $R_{ij} = R_{ji}$.
 Для этого изложите
 $(R_0) = i$, $(R_1) = j$
 $\Rightarrow \text{если } R_0 = i$

(DPTK) = STRT (^{Нач-точ} _{старт} ^{назнач} _{зан-чен})

$$ADDR = \underbrace{START + n(i-1)}_{DPTR} + \underbrace{(j-1)}_A$$

MATRIX:
 MOV A, R0 ; $i \rightarrow A$
 DEC A
 MOV B, #n
 MUL AB ; $M[i-1] \rightarrow BA$
 ADD A, DPL ; DPL - un. eamne
 MOV DPL, A ; un. ~~decim~~^{DPTR} ~~agieea~~
 MOV A, B
 HADD A, DPH ; $(B) + (DPH) \rightarrow C$
 MOV DPH, A
 MOV A, R1 ; j
 DEC A
 MOVC A, @ A + DPTR ; (I)
 $; \theta A_{KQ} \text{ zum. } Q_{ij}$

2) Структурные реологические характеристики загустения




$$t_{\text{zag.1}} = \underbrace{\frac{12}{f_{\text{CLK}}} \cdot (t_{\text{zagp.}} + m \cdot t_{\text{yt}} + t_{\text{ret}})}_{\substack{\text{gluein - mo} \\ \text{moan - to yarua}}}$$

delay loop : `MOV R2, #m` 1ms.
`DJNZ R2, loop` 2ms.
`RET` 2ms.

$$t_{\text{sey},1} = \frac{12}{g_{\text{cur}}} (3 + 2 \cdot m)$$

$$m.y = m.c$$

$$\text{For } m = 255 \quad t_{\text{say. 1}} = 513 \text{ msec}$$




Потоки в ядре и ядре МК

Классификация:

1. Параллельно-управляемые системы обмена
 - двухсторонний обмен
 - односторонний обмен

(проверка готовности устройства)



- обмен по прерываниям





Схема взаимодействия портов

ввода-вывода в ядре


с асинхронной архитектурой:



Вход данных: Порт вв → МД → АРК МД
 $(A) \rightarrow ОЗУ(\text{адр})$
 инициализация

Выход g-2
 $ОЗУ(\text{адр}) \rightarrow \text{АРК}$
 $(d) \rightarrow \text{Порт вв.}$

2. Обмен по каналу прямого доступа к памяти.




Контроллер - канал прямого доступа к памяти

на контроллер запрос МДЛТ направляем, но МДЛТ = МД,
 чтение-запись, МД - выходной/входной бин. ячейки-ячеек-ие,
 МД передает все начальные подтверждение СДЛТ.
 Предоставление базовых до порт-порта, пока ож-г-2

не будет явен 0.

Схемотехника портов
 ввода-вывода.

Схема портов синхронизирована (безусловно).



Строительство-ие операции ввода:

IN-port: PUSH PSW

IN A, CSR ; CSR - символическое имя порта

MOV M, A.

POP PSW

RET

Если номер порта указал в регистре однозначно
 и не-е единица-ку работают в портах ввода

IN_CSDx : PUSH PSW

+1 MOV A,C; настрой портма в ар.

+2 STA IN_CSDx + 6
ар-еи ои-ои ии- CSDx

+5 IN A,0

+6 MOV M,A

POP PSW

RET

Опрашиванинг-ие опр-ации ввода:

OUT_CSD:

PUSH PSW

MOV A,0

OUT CSD, A

POP

PUSH PSW

ret

счище-и портма, CSD"

Опрашиванинг-ие модификованной конфигурации портма из регистра C:

OUT_CSDx : PUSH PSW

+1 MOV A,C

+2 STA OUT_CSPx + 7

+5 MOV A,0

+6 OUT 0,A


POP PSW

RET


Модифи-ище портма, счи портма, 6 ОЗУ.

Как модифи-то Ш портма, счи портма на-се 6 ОЗУ: через СТЕК, через пост. память портма (память конст-ов), через регистры.

Опрашиванинг-ие ввода.



BP. guard. bboga



Bbog с нормой:

IN-port: PUSH PSW

Loop: IN A, CSS

ANI IBF

JZ loop


IN A, CSQ

MOV M, A

POP PSW

RET

BBLOG:



WR

OBF

ACR

AER

OUT-port:
loop:

PUSH PSW

IN A, CSS

ANI NOBF ; нюб-уе зу-не queue

JZ loop

MOV A,el

OUT GSQ, A

POP PSW


RET

OBF

ACR - acknowledge

Отпом асунх-ю бб/бг1бога.

уay
уot
уot



1.

Адаптер программируемого

параллельного интерфейса (KP580BB55).

Структурный параллельный шин-1 (ППИ).


Сложно сформировать 3 порта 8-битных разрядов (2-я 8 разр. и 2-я 4-разр-н., ком-с можно обес-тв в один 8 разр.).

PA
8P
PB
8P
PC
 2×4 P


PC с шириной управ-лии в нахудшем виде.

Решение:
-синхрон-н. вв/выв-г по командам IN/OUT
-асинхрон-н. вв/выв-г PA и PB в возм-ю
дополнительное запрещение прер-ши
-асинхрон. синхрон-н. PB совместно с
РАШИТИ PB

Структурная схема ППИ.




длpec	Дляин
0 0	PA
0 1	PB
1 0	PC
1 1	RCCW - управление сибов



PPI запоминает адреса, напр-п, FC, FD, FE, FFh

Управляющие сибов




0 X X X

норм
избр-я ре
(i)

0, ум-ка PC

Пример передачи данных по протоколу -
Centronix где принтеры с использованием 0.



AEK - подоб-ие
напечатки

PA(запомина)

STROB

ACR

запом-
ника

count EQU 8
PA EQU FCh
PB EQU FDh
PC EQU FEh
RCCW EQU FFh
NSTROB EQU 0fh
NSTROB EQU 00h
LCW EQU 10001000B
MASK-ACR EQU 10h

; упр-ние сибо
; генератор проце-то парно
; ичет-са (JTTL).

; помнож. импульс-ции

LXI H, addy-1YES
MVI B, count
MVI A, NSTROB
OUT PC, A
MOV A, UL
OUT PA, A
MVI A, STROB
OUT PC, A

; оп. соед-ие
; кон-вертиру-жим.

; импульс из памяти
; ввода синхро

< ; можно задумать
MVI A, NSTROB
OUT PC, A
wait : IN A, PC

; нач строфа

ANI A, DI4SR ACK
JNZ wait

INX H ; +1 byte per-mp
DCR B
JNZ loop

Асинхронный обмен с прерыванием
(м.е. с подтверждением)




анализ сигналов
на интерфейсе
в составе портала
PC
бюджет 4-регистрации +
; для приема

В PC используется буфер.

Операции буфера.

Временные диаграммы.



Интерфейсные сигналы при записи:



Временные диаграммы:



Операции записи.





Процессура инициализации:

INIT

Опред.м. указ. по начальному массиву;
Задана соединение; устан. стека.

Начальное значение:
 $CW = 10101000 B$

Начальные прерыв.м. от INT
 $CW = 40 h$

Начальные прерыв.м. $BELT$

Создание яз-а в кон.памяти

Открытие парапелль
(INT - PA)

Запр.-м. обр.-м.
открыто PSW

Вход нач.из
памяти

Больш. в PA

Установка строб в "1" ; 01h

Сбросимо стек 0,0

Изменяю.яз-но выделяет,
устанавливает открытие

Конф.
соединение?
нет
запуск.прерыв.
от INT



Ⓐ

Воссм.-м. PSW

Начальное
прерыв.м.

Больш.

Режим 2 - блокированный/безбарьерный режим PA




Порты микроконтроллера MCS-51.

MCS-51

P0, P1, P2, P3 ; 8-ми разрядные

Схема одного портного P1.




Ввод: записываем 0 или 1 . inc P1

изменение-издущее-запись (прочит-запись Г-мульпер)

Вывод: нуев б. ГУМ ум "1", записи вах-еи ввог.
(где ком-гои).

Порт P0 - двухнаправленный и неустановленный
адрес + данные
исп. для передачи адреса и данных в п.к.,
при работе с внешним памятью.



При выборе во внешнюю память данных при
обратном с внешней памятью проце-цессу!

$ctrl = 1$: E_n на выходе (внеш. пам-я)
или $addr/g-h = 1$

или $addr/g-h = 0 \rightarrow$ выбор внеш. пам-я


Порт ввода $ctrl = 0$.

Порт P3 - порт с auto транзит-и упр-и сигналом:

1) бб/выв.

2) автмерн-и сигналы вх и вов.

Схема первого разряда.



Выводы ввода


При выборе данных сигнал $ctrl = 1$

При выборе г-х $ctrl = 1$, авт. вх.сигн = 1.

При сбросе $ctrl = 1$.

Порт P2 подобно P0, без передачи данных; г/передачи
адресов вложенные бб/выв.

Стартовыи МК AVR



Таймеры МК.

1) Таймеры 81CS-51 (МК51)

2 таймера на 16 разр-ов (макс.); T0, T1

- таймерный режим (описан в бп.)

- спектр событий

событие
Внешнее опре. по таймеру

Режим таймеров: синхронизацией со
переносом.

$$\text{максимальные режимы:} \\ \frac{8\mu}{12} \text{ при } \frac{8\mu}{12} = 12 \text{ МГц}$$

$$T_{6x} = 1 \text{ мкс.}$$

$$t_{MAX} = 2^{16} \cdot 10^{-6} \approx 65 \text{ мс.}$$

А-к событий:

$$\text{при } f_{MAX} = 500 \text{ кГц}$$

; устанавливается СС на одно событие


Допускаемое 4 режима работы таймеров

с различной конфигурацией


Управление с пом-ю упр-х регистров

GATE (программируемый, для пуска таймера).

TMOD




TCON



последний
пультовый бит
переключения
таймеров

Режим Out. (конфиг-е таймера)




при GATE=0 - програм-ое управл. таймером счтам

при GATE=1 - аппарат-ное (с пом-ю INTx) управл. таймером

Таймер 1.

Измерение длительности вр. счтама.

пом-ю таймером можно реализовать



Таймер 2.

g/T0 P_{x,y} = P3.2

g/T1 P_{x,y} = P3.3

Таймер. процедура g/T0

CLR TR0; басу. T0

MOV TMOD, #00001001B

CLR TL0

CLR TH0

SETB TR0; басу. T0

wait1: JNB P3.2, wait1
wait0: JB P3.2, wait0

CLR TR0; басу.

MOV 00h, TL0; инициал. 00h,0h
MOV 01h, TH0; инициал. 00h,0h

Таймер 2. отображает кон-ва события за заданный интервал времени (50 мс).

Водорасп-шитер в. максимум - $\frac{T0}{T1}$
счетчик сбрасыв-ся

CLR TR0; зап-см
CLR TR1; $\frac{T0}{T1}$

MOV TMOD, #01010001B

CLR TL1; очищ-ся T1

CLR TH1

MOV TL0; # low(-50000)


MOV TH0; # high (-50000)

SETB TR0

wait: JNB TF0, wait
<CLR TR0, CLR TR1
MOV 00h, TL1
MOV 01h, TH1


продолжение на блок.схемах 1,2,4.

Режим 2 (с перегрузкой)



TL_x, TH_x - плюсом - по доске

Случайные:




1) программируемое шириномпульсного орого - ие
сигнала USART

2) исп-е USART (работа посред-ю канала).

; USART - универс-й асинх-й посред-й канал
приема передач

таймер T₁ в режиме 2.

Режим 3. Может состоять из 2-х таймеров 3.
Конфигурации таймеров:




T₁ раб-ет авт-ки: запуск при прошагашр-ции TMOD;
останов при задании реж. З для T₁.

Ср.Т. исп-е как генератор (дл-но чипом) сиг-ов
сбыва g/посред-ю канала.

Архитектура и функциональные


возможности таймеров в составе AVR.

Тип А.




Синтез B. (таймер + оп-ампл. сравни-ние, РУСИИ (RUSSI))

211111 - инициализаци-оне прог.ме;




Первое сравнение:




Режимы РУСИ



Синтез D (16 разр. сч-ик, захват, сравни-ие (РУСИ))



В режиме РУСИ:



$$N_{\max} = \begin{cases} 255 \\ 511 \\ 1023 \end{cases}$$

Стартовый таймер (WDT).

Watch Dog Timer, сборка WDT из - ЧПУ
модуляции - АДР




W	16K	32K	64K	128K	256K	512K	1024K	2048K
5B	15мс	30мс						1,9с
3B	47мс	94мс						6,0с

„Часы“ реального времени на базе
таймера AVR.




Системы прерываний.

Сис-а пр-и - концепция опира-х и п/лоч-х, обсл-х
обр-куздел-об прерыв-и-



Время реагации на прерыв-ие, время обслузи-ие
прерыв-ие, время восстанов-ие, междуна прерыв-ие.
(см-ие ре-об прерыв-шкои прер.)



Д-л. ком-ые всп-ие при прерыв-ии:

1) сопр-ие обр-ка вост-такс-т. тюч-и, в
памяти (в стеке обосн), всп-ие авт-ка

2) сохр.-се сюда сост.-ие прерыв.-шт RSW

(все прерыв.-е от -ции и актив.-е, но исходн-ти)

3) сохран.-ие все твор.-е состоян-е рег-рор,
к-е им-т быть исп-ны прерывок прерыв.-е

ЗПР, пом-щее в сис-управ-и,
зап-се на категориях:

1) аппаратные (от схем контрол-е, к-т-е в питании,
и.т.д.)

2) прерывательные (от подоз-их прерываний: ошибки дей-янио, access violation...)

3) от операционной системы (при попыт-е размык-
ий, работов., можн. остановка...)

4) внешние прерывания (от устройств ввода/вывод.
(в нек-х случаях яв-се вну-р-ми)

Прерыв., зап-се сим-е прер.-е (СИ)

1) инициал-чие СИ: задание маски прерыв-ий

1.1.) (зап-е или зап-е всех или тех или иных
прерыв-и)

1.2.) ук-з-е способ запросов прерыв-ий:
сост-е, установ-е

1.3.) уст-ка прерыв-иков (если прер-ты по умолч-ию).
; В арх-ре 51-го два ур-е прер-и


1.4.) уст-е вектора прерыв-ий в тех случаях, когда
привед-е следующ-и каскад-у прерыв-и.

2) при пасмурном зап-е ван-е каскад-е
перекл-е.

3) при окончании обр-ки ^{прерыв-ие ван-е} каскад-е и
восст-ии СИ, если она одна задача.

4) смена прерыв-ов общей запросов.

Дублирующие прерыв-е - наяв-е прерыв-ов на
обр-ку ЗПР, и возможность выделение прерыв-ов.



Дублирующие СИ в различных архитектурах:
II) 8 разр. СИ в 8085

8 векторов прер-и
RST 0
RST 1

RST 7
RST n

Почта ввода:

$$n = \overline{0,7}$$

nx8-адрес в матрице прерыв-и

4) доп. прерыв. - и синхронизацией
предн. вида прер. - запросом ком. к свидетелю
с агр. от тайм-сигнала прерыв. синхрониз.

2) 8085-51

Биты-об запросов прерыв. от языка. упр. в:

Все запросы разрешаются:

- (2 внешних)
- 2 от памяти
- 1 от памяти помеc-то бб (всех)


3) AVR

раз-го типа прерыв. - ие:

- (3 внеш-их)
- 10 моти-вия
- до 5 каналов бб/всех
- 2 отканов - я упр.-мб)

Схемы обработки статических
и динамических запросов
прерываний.

a) динами-ки ЗП




начало обр-ки
прерыв. - ия

INTE - interrupt enable - разрешение прер.

YC - управл-ии синхр.

INTA - int-pт acknowledge - подтверждение прерыв. - ия

б) статический запрос прер-ов 317P



В конце обработки цикла ячейки
сбросит запрос прер-а от
источника (проверяет-ся
последняя б/внешн-успр-ва).

EI - enable interrupt


Обработка ЗТР:

1. по однократившему схеме прер-ши
2. по многоур-ши схеме прер-ши



возможен проблема
пересечения
запросов

MP - микропроцессор
ответственных



делимые по приоритетам
запросы

Идентифицирующие запускающие прерывания.

т.е. установлено четкое прерывание на входах ИМП

а) программное идентифицировано (сигналом)

б) аппаратное идентифицировано

а) для поиска - для типа прерывания

$$t_{\text{общ}} = t_{\text{сигн.}} + t_{\text{идент.}} ; \text{ РОН} - \text{регистр назначения}$$

начало

им. не SW,

Jmb, 0

отр-ка
прерыв.

im. SW,

Omib, 1

отр-ка
прер-ши

Jmb, 2

отр-ка
прер-ши

Вход

вход из опр.

SW - статусное слово (ком-ши)

старт-бо ли да:

последовательность

последовательности

Несогласован:


бесконечное вращение

обнуление запросов.

(точка)

б) аппаратный способ (установка "дизея")

ген-акт. или неизвестно.



BF* - буфер с отдельной комплекторюссией (использует шину ИМП). К-е ВУ предполагает наличие микропроцессора.

В-р пульс - в-код, использ-и для прерыв-и
наст-ю адреса отб, -тическ прерыв-и

Старт комм: сигнал опроса пропадает в тече-и
время ММТ, время реаг-ия на сигнал
(одного опроса) В промежах 1 ММТ, сигнал-и
из задержек в цепи коммутаторов,
т.о. время реализации \approx время реаг-ия одной
комм-го.



Д-р схемы авт-са деиниции-ии. Если
сигнал SW с коммами (1..N) обнов-ть в
один коммутатор, то получим деиниции-ую
систему.

Восстановление прерывания в системах

i8085, i8085 с использованием комманды RST_n.


RST_n - RESTART - перезапуск пульс-го цикла упр-ва упр-и
на конец В-ра n.

Время 1 1 1 n₂ n₁ no 1 1 (команда)




Система управления i8085 (объединение радиационное и быстродействие типов RST_n)

Радиацион-ое обр-ие как комм-го RST 4.5,
RST 5.5, RST 6.5, RST 7.5). Адрес прерыв-и
пульт-и 8 × 4.5, 8 × 5.5 в.м.г.




Система управления цепочками изображений


на основе контроллера управления изображениями KJ7P.



базис приор.
3П₂₀₀ ... 3П₂₀₇, 3П₂₁₁, 3П₂₁₆, 3П₂₁₀ ... 3П₂₁₇
возраст -ие приоритет -ов



CAS - вспомог. и инк. в пам.
CS - Chip Select ; SP - стек пам.
KJ - контроллер управл. изображ. костр-я памяти



IRR - регистр запросов при-чи
ISR - регистр обработ. запросов.


ICW - упра-вление способом инкремент-ации
OCW - упра-вление нестандарт. способом определение

Доступны две записи

Р2 инстру. ICW₁ - 3
OCW₁ - 3

Доступны две записи

IRR, ISR, SW
Временное блокирование копии



Вспом + баз. адрес

CAS
код с номерами
введенного копии-типа

Инициализация системы управления изображениями

Своб. к переходу в костр-юри://дат. состав. x
агрегат мати-сую прерыв. и, 2) мати и-рь


вспомогат. в пам-и - пр-и,

3) способы пам-и - о-и обр-ки запуска.

$S =$
пам-и:
без/небуд
код-и
команд

$K = \begin{cases} 0 & 4 \\ 1 & 8 \end{cases}$

— запрещ-ие прерыв-ия



запр-ии доз-обр.
пам-и - пр-и

A4 - син-ий размык

доз-обр.


$$A_{\text{доз}} = A_{15} \dots 9_6,000,000$$

$$A_{\text{доз}} = A_{15} \dots A_{6},0_5,00,000$$

$$\text{addr} = A_{\text{доз}} + K \cdot n,$$

$$\text{ где } n = 6, p = 0,7$$

$$K = 4; 8$$



ICW3a и ведомого:

$S_7 \dots S_0$

$S_j = 1$ — если борг от ведомого

$S_i = 0$ — ведомого на вх. нет.

ICW3d и ведомого.

$00000S_7S_0$

$S_{2..0}$ — нр вх. ведомого

Способы обнуливания
программист в компьютере пр

1. Вект-ое прер-ие с фикс. преср-ом
2. Век. прер-ие с цикличес-сю пересыпанием
преср-ом / Все команды преср-а в конце
обнуля-ия пол-го цикла 317р из-за по кругу
использования сбрасыва-ия 17р. заменяют
некоторые преср-ы, все ост-ное восстанав-
ливаются, сменяющий номер — более высок-
ий преср-м!)
3. Век. прер-ие сдвиг-ами регистра преср-ов
(показано на преср-е и, уст-ка запуска
некоторого преср-та уст-ка преср-ов
приним.)
4. Сброс по рег-му регистра (из-за Помех).
(показано путь к уст-ке восст. преср-т)

OCW₁, OCW₂, OCW₃ — г/у пр-е преср-ов

OCW₁ M₇ M₆ M₅ M₄ M₃ M₂ M₁ M₀ шагка 317j

8 шагок по циклу возврата-в-и-

OCW₂ R | SL | EOI ... | L₂ L₁ L₀

R - признак конца цикла-точ

SL - старт погреш. счет-чику погреш.

EOI-окончание

погреш. сч., адрес битов ISR

L₂, L₁, L₀-номер шага цикла погрешности

ISR - бит обнуляемое при ошибке

Пример

a) 0 0 1 0 0 x x x

биты погреш. сч. с адрес. погреш.-ом
со старшим битом ISR (при обнулении конвейера Пр.)
или 8бух (последний бит вер. и бывшего КПД)

A₀ = 0 или A₇₋₁ = $\tilde{a}_7 \tilde{a}_6 \tilde{a}_5 \tilde{a}_4$ - погреш. сч. значения

b) 1 0 1 0 0 x x x

биты-адреса погреш.-ов

go IR₅ IR₆ IR₇ IR₀ IR₁ IR₂ IR₃ IR₄

IR - 317j.



посл. опр.-ки погреш.-ие

IR₆ IR₇

IR₃ IR₄ IR₅

b) спирал-ой ум-ой приор. б

0 1 1 0 0 0 1 0

go IR₅ IR₆ ... IR₄

IR₃ IR₄ IR₅ IR₆ IR₇ IR₀ IR₁ IR₂

OCW₃ 1 - ESMY SMM | 0 1 P

отменяет все предыдущие приор. то.

ESMY - биты извлеч-ие остат. погреш.

SMM - задает след. значение

ESMY - 11 - погреш.-изр.-ки, обрат-ка 317j
по шире непропущ-ие

10 - конец засечки

0x - определен не превышает

P - разреш-ие способа 'вопрос',
символика IR - вх. ре-ки запрос
ISR - ре-ки обнул-ие засечек

; погреш. путем реализации системой погреш.

Вид-деяния и-но читать SW:

SW | I | < | I₂ | I₁ | I₀ |

I - погрешение 317j

I₂ I₁ I₀ - номер самого погр.-го засечки

Особенности асинхронного прерывания


16-ти разрядные прерывания на примере.

I8086


отправка сигнала от процессора по линии прерывания INT0 (прерывание по переполнению)

Сигн. прер.
сигнал при защите
от переполнения регистров INT0, n=0,255


NMI (вынужденное прерывание)



Однородность:



Падение на прерывания



-8р (без. вкл)/16р


МК 80188, 80186, один разряд 16-ти разр.).
16р (вкл)/16р

прерывания и сигналы прерываний, а также время выполнения

Система прерываний 8086/CS-51.

(аналогичные процессы и программы для устройств).

а) однократные прерывания (6 запросов (2-битные, 2-битные, 2-битные))



INT1

IT1

TF1


IE1

TF1

EX1 EA PX1
call 0013h

ET1 EA PT1
call 001Bh

PS
call 0023h



call 0023h с поинтами "поминали" g)
усл.-и илл.-ка троичные

8) Относящиеся к устройствам

"IE" EA - ES | ET | EX1 | ETO | EXO

пом-тр
маски

$$E_i = \begin{cases} 1 - \text{нагр.} \\ 0 - \text{запр. нын.} \end{cases}$$

"IP" - | - PS | PT1 | PX1 | PTO | PXO

пом-тр
помор-ов

PT - Priority Type
PX - тип приоритета

TCON
(timer
control)

|TF1| |TF0| IE1 | IT1 | EO | TO |

пом. биты

SCON
serial
control
(исчес. соедин.)

| | | | | | TI | RI |

Панель последовательного ввода/вывода.


Последовательный ввод/вывод подразумевает, начиная с напр., с помощью битов, соподчиненных, битами контролирующие частоты.

Два способа передачи:

1) синхрон. передача / прием

2) асинхрон. передача / прием

1)



serial peripheral interc.



I2C, SPI - интерфейсы с синхрон. режимами
(2), (3) - последовательн., SPI (3), т.е. двухсторонняя передача

2)

асинхронный режим:




дуплексный режим:






модемная схема приема/передачи



нульмодемная
свяг/схема приема/передачи

передав-е (приним-е) и модем Tx D и Rx D



Старт-и бит запуск-е новую синхрониз-ио.


Стандарт на скорость асинх. и перед-и/приема:

1200	бит/с
2400	
4800	
9600	
19200	бит/с
38400	
57600	
115200	бит/с

Чем выше с-то
передачи между
наренично!

Аппаратные свяг по

последовательному каналу RS-232




(MCS-51)

HART (Universal Asynchronous Receive Transmitter)
(USART) (AVR мега)

TxD - инициац. передачи
RxD - инициац. приема

см. DataSheet гл.
сочет. лог. в/з

б) RS-232 упр-е сен-об



2) Интерф-е свяг „Поковка помид.“. Старт-е.

Старт-е предусмат-ко 40мА-е.

Справочная схема и режим работы
HART (MCS-51).

Режимы: 0 - синх-и обог/сиг. барбог, $S_{\text{помид}} = \frac{S_0}{12}$
+ - же бр. транзистор рез. (прием-р. 1МБт)
2 - же патчом к RxD ини-е гл. пер. инициац приема




Режимы 1. Асинхронный байт с передачей-о-ци
ролем-и, определяемым радиомодулем таймера T1.
(предполагается 10 битов в кадре: 8 информационных + старт и стоп).

Режим 2. Асинхронный байт с ожиданием.
Генераторы SP/32 или SP/64 (один из 16 битов-и:
старт, стоп, 8 битов-д-и + 1 бит для знака,
бит четности или для синхронизации (разделение
шагов мотора-х и шагов-ах режимов)))

Режим 3. Асинхронный байт с передачей-о-ци
ролем-и, определяемым таймером T1 (11 бит -и
из которых)


Все режимы:



Через Sb8x - выход передатчика T1

$$S_{\text{рев}, \text{1/3}} = \frac{SP \cdot 2^{\text{SMOD}}}{12K_T \cdot 32}$$

KT - R-т делитель таймера T1



Mov SBUF, A - запись

Mov A, SBUF - чтение

Ведущий регистр передает данные битами старшими.

Число передаваемое $\rightarrow R_T \Rightarrow$ значение, загружаемое в таймер,

Следующее число старшими битами получается.

Работа:

Упр. слова SMOD (serial mod)

SM0	SM1	SM2	REM	TB8	RBS	TJ	RI
00	00	00	00	00	00	00	00
01	00	00	00	00	00	00	00
10	00	00	00	00	00	00	00
11	00	00	00	00	00	00	00

режимы работы

00 - режим 0

01 - режим 1

10 - режим 2

11 - режим 3

SM2=1 - запрещает прием данных
с DB8=0

REM - разрешение приема

TB8 - управление 11-битным дробильщиком (передача битов)
RBS - приемный бит 8/11-битного дробильщика

SMOD
7

PCON
(управление чипсетом)

SMOD для настройки скорости передачи.

Сформулируем задание на частоту передачи по ум-ке REM=1 и адресу RI=0.

Задание скорости передачи / приема в асинхронном режиме.

$$S_{\text{зад}} = 2400 \frac{\text{бит}}{\text{с}} \quad S_p = 12 \text{Мбит/с} \quad S_{\text{mod}} = 0$$

$$2400 = \frac{11059 \cdot 10^6 \text{бит}}{12 \cdot R_1 \cdot 32}$$

$$R_1 = 12$$

Время TI = 2 с передатчиком:

$$\frac{100 \text{ нс}}{F4} - 8 \text{ ТИ}$$

ANL PCON, #7Fh ; открытие SMOD=0
 CLR TR1 ; GATE
 MOV TMOD, #00100000h ; режим 2
 MOV TH1, #0F4h
 SETB TR1 ; включение пинов

Две программы - в бинарном (8/11-байтном) и х.д. форматах:

ADD A, #0 ; "P" в PSW

MOV C, P ; в битовом виде.
 MOV TB8, C
 MOV SBUF, A ; начало передачи

При задании частоты передачи / приема:

Pex. 0 1 Мбит/с Sp=12 Мбит/с, Smod = x - произв.ое

Pex. 1 375 кбит/с Sp=12 Мбит/с, Smod = 1

Pex 1,3 62,5 кбит/с Sp=12 Мбит/с, Smod = 1, "FF"

"FD" - подстр.-м TH1 (таймера 1)

P 192 кбит/с Sp=110595бит/с, Smod = 1, "FD"

9,6 Smod = 0, "FD" - 3

4,8 "FA" - 3

2,4 "F4"

1,2 "F8" R128

Получение изображения передатчика и приемника
 (две передачи) на шину P3.1(TxD), (установка) на шину P3.0(RxD)

ORG 30h ; из внеш. памяти XSEG1 ORG 30h
 MOV DPTR, #1000h ; нач.adr.000h MOV DPTR, #2000h

MOV PSW, #0; пер-й бит=0

CLR EA ; запрет всех прерываний

ORL PCON, #80h; SMOD = 1

DRL P3, #02h; старт сигнал ORL P3, #01h; сум P3.1 & b6.

MOV SCON, #010xxxxxB; прием

; 10бит-у, TI = 1

CLR TR1;

MOV TMOD, #00100000B

MOV TH1, #0FDh

SETB TR1

loop: MOVX A, @DPTR; символы передачи JNB RI, loop

JNB TI, \$, ожидание появление CLR RI

```

CLR T1
MOV SBUF, A
inc DPTR
DJNE R0, loop
JNB TI, $end

```


```

    | MOV A, SBUF; начинь г-е
    | MOVX @DPTR, A; сократить
    | inc DPTR
    | DJN2 R0, loop
    | end

```

Плюс, но управ-и ввода и вывода, но лучше
делать с пол-ю чисто волнист, начиня-ше
равно вво-ко с пол-ю чисто гуду/бо.

Семейное использование канала UART.



1) "Чисто волнист-и", 11-битовый формат с
 $TB8 = 1$.

Исп. состоян. $SM2 = 1$ при $MK(1 \div N)$

С $TB8 = 1$ МК0 передает адрес абон-та

$SM2 = 0$ при обнаружении адреса вег-то

МК, данные при $TB8 = 0$ передаются только

МК с $SM2 = 0$; замен $SM2 = 1$ уст.-мо.


Особенности каналов USART (USART) AVR.

USART раб-т в сем-фи Мега.

UART "вегде"

UDR(T) - ре-мп. данных перед-ка

TSR(T) - сбви-и регистр перед-ка



USR - ре-мп. управ-ие

USR - ре-мп. ком-и канала

RSR - сбви-и ре-мп. нр-ка

UDR(R) - ре-мп. данных приемника

C - генератор

UBRR - ре-мп. задание рабочим

TxB8 - ре-мп. бит пересыпки г-х

RxB8 - ре-мп. бит приема г-х

При передаче данные посып-т в ре-мп г-х
и если он пуст, то перед-се сразу же сбви-и
ре-мп. Уже-я г-х есть флаг, кот-й в бордом
пуст он или нет.

Если нет, то г-е сокру-ше в нем. Тогда
поддерж-се 2-ые флагами TxC (прият
представлена (сбви-и ре-мп)), UDRE - кон-ть

per-1ia g-x UDR

TxC и т.д. g/ реализации полиграфической
связи.

UCR

RxCIE	TxCIE	UDRIE	RxEN	TxEN	RxB8	TxB8
-------	-------	-------	------	------	------	------

USR

RxC	TxC	UDRE	FE	OR		
-----	-----	------	----	----	--	--

RxCIE - разг - ие нусл - ие приемника

RxC - приемник

TxCIE - разг - ие нусл - ие по каналу перед - ия

TxC - канал перед - ия

UDRIE - разг - ие нусл - ие приемника, г - я

UDRE - разг - ие приемника перед - ия

RxEN - разг - ие приемника приемника

TxEN - разг - ие приемника перед - ия

RxB8 - кон - ий бит (сигн - ие при перед - ии)
(нагр - я, для сопри - ятия)

TxB8 - кон - ий бит (запис - ен при перед - ии)

FE - ошибка приемника

OR - ошибка при передаче

$FE = 1$, если на шине столового бита 0.

Вт-й бит OR, связан с теми, что если инициаторы не проголосовали и корреспонденту возможен переполнение, обнаруживается при окончании приема.

Скорость (UBRR) приема / передачи:

$$f_{\text{приема, передачи}} = \frac{f_{\text{CLK}}}{16(UBRR + 1)}$$

Диапазоны: 4800, 9600, 14400, 19200,
28800, 38400, 57600, 76800, 115200 б/с

(гба ряда, опред-ют стандартные частоты приема передачи).

В микропроцессоре MEGA в составе перв-ра упр-ия есть бит к-й и т. Голосование - он в работе показанной микросхемой сети, работает по принципу похожему на работу соотв. битов AVR.

Интерфейс последовательной связи SPI в AVR.

Основные характеристики.

Понятие «(или функция «) режим» приема и передачи одновременно синхронной 3-х проводной (3-е питание -) синхронное)

ДЛЯ не-только как Master и Slave.

Способ передачи: ст. или шаг- или импульс. Внедрение при РС различного назначения.

Частоты передачи импульсов:

$\text{CK}_{\frac{1}{4}}$; $\text{CK}_{\frac{1}{16}}$; $\text{CK}_{\frac{1}{64}}$; $\text{CK}_{\frac{1}{128}}$

Пример: ATx 8515, 8 МГц

$f_{\text{MAX}} = 2 \text{ МГц}$


Можно активно работать посл. шиной из состояния повышенного энергопотребления IDLE - - г/ вед. 10 МГц.

Структура интерфейса.

Ведущий

Ведомый

$\text{MSTR} = 1$



MOSI Master Out Slave In


MISO Master In Slave Out

SCK - импульсная события

G - генератор импульсов


SCK им-же PCR-им события в Master и в Slave

MSTR - бит шаттера



D7 D6 D5 D4 D3 D2 D1 D0

Структура (ресурсов) ячейки.



Способ упр. сигн-ов и-ко делают
многократное использование.

SPDR - при-мы-
после-то шт. до
записи

Установка с под-ю Втода \overline{SS} (и-ю бр-же
разбоя),
 $g_{M1} = 1, g_{L1} = 0$, аппаратное изи-тие
мастера slave, установка $SS = 1$ ($SS = 0$) с
под-ю упр-х инициал.

SPCR - ре-мп, упр-е

SPSR - ре-мп, установка

SPCR:

SPE - разрешение работы SPI

MSTR - установка

DORD-старший или ми-чи битами

CPOD - побочн-е чи отчуж-ое начер.
ночью

SPRD: SPR1 - скорость передачи


SPIE - разреш-е прерыв-е по зону
зона б-му.

SPSR:

SPIF - флаг готовности

Работа с несколькоими

коммуникации по SCI.




\overline{SS} -рою адресного Втода (напр-), с динамическ-
им адресом посыплю имп на \overline{SS} .

Посыпление поин

интерфейс I2C (I²C).


2-х проводной, универ-ый, работает с
(макс-ю) 128 μ у.

Схема:



сними SDA и SCL - инициалное обединение по II.

Циклические ВД:




W/R: W: M \rightarrow S, R: S \rightarrow M.

ACK - подтверж-ие того, что усл-бо с м-чи адресами
един.

Если ACK = 0, то передаем след-ии

* - возможное продолжение:

1. Передача g-x в том же направлении.
2. Выбор другого бегущего или смена направления по тому что к тому же Masterу/им и то и другое) и выделяет новое адресное поле
3. Окончание отклика с свободными шинами и возвращение состояния Stop



Среднее время:

$$BR = \frac{SCK}{16 + 2(TWBR) + (1,6 \div 4,8)}$$

где TWBR - n-m в ре-пр скр-ми;

$$BR = \frac{8(\text{мс})}{16 + 2 \cdot 8 + 1,6} = 0,24 \text{ мс}$$


при -ae $TWBR > 7$

Реализация I²C:

1. прямолинейное (ни/ни отсутствует канала)
2. используя аппаратные среды канала TWI.

Алгоритм прямолинейной


транзакции записи байта данных.



; захват шин - сd по шине SDA=0

; возможность приворашивания от бегущего устройства


; проверка бита подтверждения



; приворашение бит подтверждения

Модуль TWI (I2C)

Структура модуля.



TWBR - регистр скорости.

TWAR - адрес-й регистр.

TWDR - регистр данных.

(адрес ведомого, данные от ведомого, команда, для ведомого).

TWCR - регистр управления.

TWSR - регистр состояния

* - производство доступные регистры

TWSR подб-ст^{опр-то} на к-м этапе производство события, связ-ное с запросом. 5 битов


представлено состояние, 2 бита - готовое-ое

биты ожидания.

TWCR: TWINT - флаг (запрос) при reception. Для сброса исп-ем TWINT = 1, когда TWINT выходит из аппарата.

TWEN - разрешение работы модуля.

TWSTA - стартающий бит, ст-е состояния.



TWSTO - стоп состояния.

TWEA - приоритизация бита подтверждения

TWUC - признак наличия при TWINT = 0 (свяжан с опр-кой).

Режимы работы модуля

1. Режим ведущего с пулевыми ф-з
2. Режим ведущего с пулевыми ф-з
3. Режим ведомого с приемом ф-з
4. Режим ведомого с передачей ф-з

Последний передачи ф-з от ведущего
усп-ва.

Шаг 1. TWSTA, TWEN, TWINT (выполняем

роль старта). Актив-ны функции се-

зыват имя-са и функци-се SDA = 0.

Шаг 2. Проверка состояния путей проверки
нога состояния

Выв-ми адрес в TWDR начато адрес,
WR
в TWINT пошло "1". Проверка соотв.

Шаг 3. В TWDR загруж-ие g-e, TWINT = "1"
Проверка.

Шаг 4. Помимо этого идет TWSTO,
TWINT = "1".

* Остальные проц-рол в учеб-м пособии.

Все 4-ре чип-роли нацелены на работу с 2-ми
МК. Другой подход: реализ-то аппаратное

конфиг-е бедомых конф-ов => можно-но чип-то
поместить бедущий конф-ер, также иск-ие


МПУ бедомых конф-ов (нар-ко чип-ам
имен-ся).

Организац-ие

микрокомпьютерной системы.


на базе MCS-51.

Расширенные памяти чип-ам, памяти
8-к, портовой системой (4 порта)
128-256 б.
Диапазон-ии 64К ПЛ, 64K ПД.
ПЛ расширя-се за счет ПД.



A⁺ A_{MN} - сог-ое ре-рол (DPTR)
(2 PH: DRL) - 16 б. или P2-номер
стр-цы, (kolv(Ri))-адр.стр-цы
PSEN - избранные обраузение яч-бции. памяти
2-я стр-ца

ALE - стро-с адреса
CS - Chip Select



comp 0

память я-2

81 порт 66/66.

comp. M-1


Исп-е г/ расширенных портов для портов и
XTAL (см. выше).

Пример МК AVR.

Нерасширенная память программ. Удалось
получить на память (за счет инструкции)
байчую память.

Делаем байт нужной ширины из памяти
программы.


Память я-2:




ERAM - External RAM.

Порт 66/66. расширенный на адр.
помимо базовых памяти данных.

Все сигналы управления на интерфейсе
МК51.




Пример выполнение команды INC A.




Обработка аналоговых сигналов с помощью АЦП, аналоговых компараторов и ЦАП.

Число S_b , исп-ое АЦП с раз-и n -ю $S_{AUX} \approx 3 \div 4 S_b$.



$$S_{AUX} = k(3 \div 4) S_b$$


AUX - аналоговый MUX.



На 1-машре АЦП. К1113ПВ1 или AD 7813

8-ми разр.-ое преобр.-ие, запускающее

30 мкс или ≈ 3 мкс соотвт. то.



Применение АЦП в МК-системах.

$$U_{b1} = V_{REF}$$

Порядок
хар-ка

00
00..10
00..01

ILSB

$$U_{b1} \leq V_{REF}$$

$$V_{REF} \text{ от } 0.8 \text{ до } (2.7 \div 3.6) V_u$$

$$V_{REF} \approx 4 V$$

$U_{b1,n}$

AD 7813

8-и разр. бит
10-и разр. бит


$$ILSB = \frac{V_{REF}}{1024}$$

ILSB - первая гистограмма

$$V_{REF} = ILSB$$

Схема блок-схема AD7813 в системах

МК 51




V_{REF} -горм-й сигнал

ALE-стриб
CONVST-ст-м
небородиге

BUSY-сигнал
запомн-ни
УДН-конт-р-е напр-е
ориент

наличие
11-го конт-са
свяще

BD:



Режим работы: 1/8-битный (один из режимов однотактной или двухфазной работы, запускается на базе таймера)


Еще один ИК: ADμ8215 с АЦП 15 бит, встроенным в себе AD7813, имеет более интуитив. об., и выступление с новыми быстрод. эн.

Особенности аналоговой обработки.

$$\text{Дискретизация} \quad N_{\text{бита}} = \frac{U_{\text{bx}} \cdot 2^n}{U_{\text{REF}}}$$

н - количество шагов присобр.ме

$$\text{Дискретизация} \quad N_{\text{бита}} = \frac{U_{\text{REF}}}{2^n} \cdot \text{DATA_IN}$$



ADC SR - регистр управл. частотой АЦП
TxD - параллельный порт;
Sамп. = 50..200кГц


$$50 \dots 200 \text{ кГц}$$

Сумма битов требует примерно 65 мкс на присобр.ме, т.к. присобр.ме длится ≈ 13 тактов.

; Еще один режим присобр.ме - это режим холостого колеса, в этом случае наработ. присобр.ме больше.

Аналоговый контроллер:

(в составе МК AVR).



ACSR - analog control start register

Входов пульсир. -ие можно определить по состоянию
измен. -ию сигнала (составляю.) 1, 1, 1 1

Взаимодействие МК-чипов

с оператором


состав
пульса
опечатка

{ кнопки, переключатели и клав. -ия (органич. -ие)
вычисл.: 7-ми сегмент. -ие, МК и шинные

Состав. -ие опред. -ю отв. -я 9 бит. -е на в. -ра
длина чисто киевки 0..F, ADDR, STEP, RUN,
IRST, REG (сам ходки тюнингом). Всего 21 киевки +
+ BREAK.

1. Взаимод. -е с плавающим.


1) Взаимод. -е с плав. -и, исп. -ие для регули-
ровки рабоч. ввода и рабоч. выхода.




2) импелент. -ие схема ППУ (с 3-ми портами PA, PB, PC).


3) исп. -ие башмачковых норм. МК' -и связи с
плавающим.

4) исп. -ие схем. контрол. -ра плав. -и и дисплея.





После извлеч - иши, ищем номер ячейки:
Помощника




1) прямолинейно.

2) прямолинейно по таблице с шагом ≈ 70 мкс.

2. Дискретные части.


1) Семисекционные индикаторы.



Чир-ор ALC 314A:


сбыв-ии
кодом:

упр-и
код



R514UA1


ALC 324B с обнулением аналогичен:



Статический и динамический способы управления памяти.

а) статический



Недост-к: кон-бо обнуль-ие, кон. блокро разр-се с увел-и кон-бо HG (инф-об), малую схему пуши-ют при неизвестном кол-ве HG.



З аин. блок-е первог МК, или отобрал-ие на блоки пам-и в-2, как в примере с FlyIt.

б) динамическое регенерацию


; min кон-бо порогов



Основ-е зарата: кон-бо тока член-я точек в HG-индея-реи. схема с регенерацией

длительной шестриже.

Эмульгирование числа фрагмента индикации:



Регу-ка поток в учи. схема с помощью бодора кон.

Контуор-шер з/мавиану) / з/дисплеем.

- контур. i8879 (K580BB79)

ділур-а кілав-оі 4x8 иши 8x8
и дисплеем 8x16 разр-внг
семисекцій-оіх инр-ов;

- контур. МКД (LSD)

HD44780

У контур-в есть собств-ое система
команд: 8 ком-з г/ i8879 и первые
14 ком-з г/ HD44780.

Конт-рол - пірчюанно-управ-ли ср-ва.

Особенности контуор-шера BB79.

Чимерд-с кілав-оі гасми обсл-т:

1. опрос и активиз. зам-е датчиков
шатор-уы кілав-рол;
2. управление драйвером контактов
3. буферизование ввод-ї и формиру-
чи (сплу. буфер - 8 байт).

Чим-с диспл-оі гасми:


1. буфер-ие или замы-ие вводимої
инф-ї в обласце 16 байт; 2. формира-
ческое изобр-ше

; шинни фено с ділур-оі сп-ом
Сервисные оп-ции:

1. склонко зарабаты резиново кілав-роі
и дисплея;


2. формирование сигналов пристр-шне

схема взаимодействия контуор-шера
буфер-ие на винил
пакеты у-п



Система управ. д/кілав-роі и дисплея,
обсл-т поочередное об'язану-ше.

BB79




Создание языка

Способом подачи сенсоров
клавиатурой.


- дешифр.ое сканир.ие (напрямую)




- кодир.ное сканир.ие



- с энкод.и коммутацией на ВХ. сканер.ре



- с ходир.и сканир.ии (выводы языка)
если вывести pr будем MUX



Команды компьютера BB79

№ 65
КОД

КОД = 000.
запись памяти-роб

Можно запоминать: кодир. и дешифр.ое сканир.ие
клав.ия, 4-переключ.е клав-ров

Блок-ка схемы и
матрица датчиков
и -клавиш.-е схемы
ввод по управл.иу сканирующим

8, 16-разр. дешифр и параллельный ввод/вывод-и/о
(символы, цифры)

KOM = 001.

ум-ие зи-е р дешифрование га-тогов.

CLR

$$P = 20 \div 31$$

KOM = 011.

чтение из ОЗУ учите (168)

из к-го байт-са проч-то и/о - что и.т.д.

KOM = 010.

чтение из ОЗУ клав-рои (85).

зап-е адр-са ч. иници-ра
Формат чтения (посл-ти из ОЗУ).

1.

		Nemp.	Nemp.
shift	ende		

 - 85.

2. чтение баз данных:

к-и баз - система одной клавиши.

KOM = 100. Запись в ОЗУ учите: адрес яч-ки, вх-и, проф-е зап-и.

KOM = 101. Запечатление записи/стир-и дешифров.

KOM = 110. Гашение дешифров.

Очи-е гашения записи байт-са:

Все 0, Все 1, Все ... - 20 h ASCII

KOM = 111. Сброс памяти.

* * *

В ре-ре час-ие уда-е: иници-байт-са, занятых в ОЗУ клав-рои; признак присоединение при помо-же записи в ОЗУ клав-рои; признак опуст-ие ОЗУ клав-рои; признак начат-ти ОЗУ чтение к памяти g-a.

Случаи исчезнование конструкция
у/ работой с клавиатурой

clock EQU 14h ; P=20

mode EQU ... ; y1 KOM = 000

read-key EQU 40h ; ком. KOM = 010

org 30h \sim org 3h
имп-ру

start: (*): mov A, #clock ; зи-е дес-е яч-ки
mov R0, #80h ; адр-е байт-са
mov R1, #81h ; адр-е байт-са
(*))

movx @R0, A ; ходь ас ар'и-шору к 0

mov A, mode ; режим

mod @R0, A

mod IE, #01; разрешение

setb EA ; разрешение чтения

jmp \$1; выход.

наж-ие → key: push PSW

mov A, #read_key ; нач-ея чт-и
movx @R0, A ; с ходь-ра

movx A, @R1; чтение ОЗУ ходь-ра

mov 40h, A ; сохранение в память

TBL: DB 3Fh, 06h, 5Bh,
 ^ ^ ^ ^ ^
 | | | | |
 0-й строка 1-й строка 2-й строка 3-й строка 4-й строка

mov D PTR, #TBL

movc A, @D PTR; счит-е из пам-ти

mov 41h, A ; сохранение

pop PSW

reti

Обобщенная структура ячеек памяти

AVR - микроконтроллер.


G-генератор

RC-генератора
наструйки
вывеска в
СИК.

KP-кварцевый
резонатор

PC - времязада-
ющие

Flash 16-ти разре-
шения



Память все устройства

ERAM

8 КБ = 4 Кстр, строка = 16 байт-ов, ERAM - внешнее память

(глобальная)

SRAM - статическое память, 512Б (локальная)

EEPROM - энергонезависимое память, 512Б (локальная)

запись инф-ии ≈ 2.5 - 4 мс

Найб-р пам-ти от ширины / max 64 кб-мб)

SREG - регистр состояния памяти в CPU

I	T
---	---

сравнение
проверка
значения

проверка
доступа
для

С-первонач. засел
V - неизменение
N - знак
S - NDV - знак, неизменение передачи.
Z - нулевое

Регистрируются на две части:

1) 16 разрядов верхних регистров с напряжениями:

R26, R27 - X (16 разр. пер-мп)

R28, R29 - Y -,-

R30, R31 - Z -,-

2) нижние 16 разр. об. и напряжение агр-ции

Чтение в конфигурацию AVR.

UART


SPI

TWI (I2C) (6 Мега)

таймеры:

TO, T1, T2, WDT

Внеш. память g-a ERAM:



Работа с ERAM идентична работе с SRAM,
3 цикла на обращение с ERAM и SRAM - 1у.

PC, PA Work-area register (16 разр-ов)


Режимы энергосбережения:

1. IDLE

2. POWER DOWN MODE

Выход из режима сам-м 1байт.



Линейная организация памяти




Способы адресации в AVR.

1. Полярное регистрационное addressing.


СМ-и образующиеся регистры GPR.



2. Полярное addressing областей бб/бб.




3. Полярное адресование памяти SRAM:




Даем бозе-но адресации к памяти SRAM.

4. Полярное индексовое




5. Полярное суммирование:

Y или Z +



6. Косвенное адресение с предустановленностью




7.

с постукачиванием.


8. Обращение к памяти программ.

команды:

LPM [R0]




SPM [R1 : R0].




9. Косвенное адресование к памяти памяти

IJM P
(безусловный переход)

ICAL L
(безусловный выход)



10. Относим ли к памяти программе.



11. Пеподстромствование адресации

Ldi - неподстромствование адреса

12. Битовая адресация - можно обратно к ячейкам РОН и нормам. SBI, CBI

Работа с EEPROM.

Pr. агр.-ка

Pr. записи

Pr. упр.-ки

Обращение к EEPROM при записи данных:

→ 1. Проверка доступности, т.к. EEPROM не всегда работает.

отладка отладчика флага в Pr. упр-ки

EEWE

2. Статус EEWE = 0. Запись адреса в Pr. агр.-ка.

Записываем данные в Pr. g-x.

В Pr. упр. уст-ки будет производиться запись EEMWE и через 4-ре такта уст-ки EEWE = 1.

Начинает се режим записи, к-ти дает-ся 2 ÷ 4 мс; в зависимости от условия отброса это аппаратура сброса флага.

N_{паз}

Печатается 2 бита запрета: по к-м можно запретить запись, чтение.

Планшет последовательного типа EEPROM.



Расширение памяти: с шириной I2C можно подключить внешнюю память AT24.

Параметры хар-ки:

объем 128S - 128KБ

напр.-е память

1,8В - 5,5В



Данные в-х на стор. чу предвар-но записаны в буфере и по команду Stop на инт-се запись се про-с стору-
нии стор. чу и записи буфера в стор. чу-
При записи предвар-но контролю-
емый стор. чу, к-т приводит к записию
записи на стор. чу при волюде в-на адр-а

стор. чу.

Стия записи контролюется сторо. чу
не предвар-се. AT 2402 256Б при 8 шод. я = 2КБ

WR-бит разре-ше стор. чу зап-и на стор. чу.

Странница и-е имеет последов.


8, 16, 32, 64, 128, 256 байт.

AT24 $\frac{32\text{KB}}{4\text{Б}}/\frac{64}{8}/\frac{128}{16}/\frac{256}{32}/\frac{512}{64}/\frac{1024}{128\text{KB}}$

Некоторые модули вну ти разбиваются на
банки. Модули с 2, 4, 8 банками,
при этом кон-во адр-а (адрес-ва)
кодов уменьш-ся на 1, 2 и 3 соответ-но,
т.е. разре-ши приводят интегрирование.

модули по 2, по 4 и по 8. В один из них
"мое увл."
модуль.


Запись одиночного байта:



напоминает


Энергозависимое память AT25.

Запись страницы (последовательность байтov):




Адрес послег.-ий ячейки где запись в неё вар-ся с посл.-го биту пр. времёнка.

Уменье по междунашому адресу:



Уменье по задатному адресу:



Сейчас адресовать память - он (dit):

Если dit указ-ся на биты (2, 4 или 8 битов),
проверя-ся изде-ся в протоколе: адрес ум. ба

1010 A₂ A₁ A₀ иодигр-ся на запись 1010 A₂ A₁ P₀ - две 2-х
байт.

P₀ = 0 - байт 0

P₀ = 1 - байт 1.


1010 A₂, P, P₀ - для 4-х байтов
 1010 P₂, P, P₀ - для 8-ми байтов.
 ; 1МБ на 2кб

Несущий: A₂, A₁, A₀, P₂, P, P₀ - для общего обозначения
 понятий
 $2\text{кб} \times 8 = 16\text{кб}$.

Семейство микросхем AT24: наименование 4/8/16/32/64/128Бит
 Исп.-е последовательной шиной I₂C:


для передачи адреса требуется 2 байтам.

Страницы. Запись однобайтова.



Помимо записи можно записывать
 байтов, но с расширенным (2-х байтами) адресом
 записи

I/O



Память Data Flash (семейство AT45).

Объем V = 1-64 Мбит

AT45DB62 : 64 Мбит, 2 интерфейса связи
 (3-х проводной SPI-интерфейс (пчинч, передача,
 прием), 20 Мбит/с
 параллельный шин-с 64 Мбит).


Структура Data Flash.

Блоки, осуществляющие хранение данных объектов
 я-х, исп.-е я/о (однобр.)-ка звука, хранение
 аудиорядов и т.д.: страницы:

- Хранение я-х для различных приложений
- Хранение прошитика, R-е и т.ч. исп.-е в ROM страницы.
- Хранение констант и таблиц.

Страницы: хранение информ. в нелинейном виде.

Данные поступают в виде.



CS - выбор и управление МС

SE RD / PAR - подача сигнала на 11-й шину чтения

READY / BUSY - готовность и занятость шины

SCK - тактовые, одновременно передача данных по шине (дата, адрес)


WR - запуск записи

SCK -
WR

Линейчатая организация

Удобнее.

Сектора, блоки и страницы - 3 уровня
памяти.




Операции:

1. стирание/запись на уровне страницы
2. стирание на уровне сектора и блоков

Операции страницы:

1. непрограммированное стирание
ROM (1 байт)


3 байта опр. (1 разр. блока, 2 страницы + 1 разр. на страницу)



2. непрограммированное стирание

3. стирание буфера

4. стирание снова состояния



COMP - старт. не ср. чит. в буфера и в память.

Операции записи и чтения.

1. запись в буфер

2. копирование из буфера

2.1. с быстр.стриженем

2.2. без быстр.стрижения

3. запись через буферы (авт-ки для операций)

4. стирание стр-щ и блоков.

Доп. операции:

1. Копир.ние сод.чка из Flash в буферы 1 или 2.

2. Сравнение стирания Flash и буфера. 1 или 2.

3. Обратимое перезапись стр-щ и блоков
буфера 1 или 2.

Алгоритмы записи:


1. Запись через буфер

2. Запись в буфер и записи копирования

Бан-ке блокировкой, тогда когда запись производится страница за страницей.

Запись двух страницы из разных чипов не возможна:

Взаимодействие микр. Data Flash



Алгоритмы наращивания.

МК, блок памяти, массив прошиваемых
страниц.

Atmel, Cypress, Trisend.

BE5 или же микр. Turbo 8032.


FPS2IC

AVR

Параллельные группами, синхронные адреса -

потребление, уменьшение габаритов и веса.


Абсолютное обозначение.



Конфигурирование системы на кристалле.

Структурное схема.

1. Triscend ES.



MCU - микроконтроллер упр.-60

CSL - конфиг-ое шинное пространство

PIO - порты ввода/вывода, с учетом чего можно обеспечить нагрузку до 400 мА.

MCU - 40 МГц: 4 такта \Rightarrow 10 MIPS (мин. опр.)
Скорость передачи по шине 40 Мб/сек.

CSL - конфиг-ое шинное пространство (interconnect)

Частота работы синтеза 40 МГц (10).

DMA - контроллер 17D17.

MIV - контроллер выполнения памяти основной 0256 Кбайт
Частота 40 МГц: 10 MIPS

усиление громкости

МК имеет шинный, высокоскоростной внутренний интерфейс отладки со стороны ПВМ


Дополн-ие проч-ие CSL и CSI, PIO.

2. FPLIC.

MCU прошиванием прошивка подраз-ает сист-ю

Упр-ие память-шины.

AT94xx



Для проектирования используются пакеты System Designer (инструменты для проектирования AVR и FPGA).

1. AVR Assembler v1.3

2. Регистров языка описание аппаратуры

HDL Planner (VHDL - Verilog)

3. Синтезатор языка описание аппаратуры

(сокр. наше языка описания аппаратуры FPGAs, ASICs)

4. Генерализующие, гибкие архитектуры FPGA.

Верификация и отладка:

в AVR Studio есть инструмент ModelSim

и дополнено Seamless гибким языком описания

(построено на языке описания FPGAs), что позволяет

делать работу с прямым отображением работы

симулятора.

PSOC Cypress.

Ядро MSC: 24 МГц, битов. быстр. 4 MIPS,

от 93,75 МГц до 24 МГц

136 инструкций

- 173Y - 2.64 R5

- 05Y - 256 - 2048 б

двоич. матричный изображ. 8 цвет.-х блоков и
12 аппарат. х блоков / цифров. блоки: счетчики,
таймеры / (анал. блоки: преобраз. в частоту,
аналог. вольт-метры из R-блоков, преобразование
и извлечение из цифровых из C-блоков,
ADC, DAC с разреш. от 6 до 14 разр. об.)

Набор интерфейсов RS-232, I2C, SPI интерф.,
аналог. UART).

3. ARM.



Advanced RISC machine

Опис. на языке, поддерживаемом.

ARM-аггр.

ARM + самой проектиров. инструм., набор
ARM 9, 10, 11.

отpix-пакета ARM7TDMI:



Congress ARU Boundary-line:

1. Atmel: Smart AVR
 2. Philips: LPC 214x

PBМ - панорамное бокс-шоу мира

17115 - myriapoda mites

178II - np-и г-и с пашами.

Kapru:

Очнов. его же - в 3-х ступенчатой
конвейерной линии из 32-х пазов,
каждый из которых имеет ширину
16-ти и 32-ти пазов, где могут
(16-ти пазов, и 32-ти пазов) :

32 p - 30 м⁻¹ ,

16) - 50 мтг, уменьшено на 30%

RISC-арх-рия предпол-ен недорогой наработкой, а не высокой производительностью (высокий и устойчивый к ошибкам) и низким потреблением

на языке C в ассемблере способности проще
и короче.

Flash: 100 000 циклов, 20 мк

SRAM: адресные подсчетчики, 32-х разр. шины
и 16 разр.

USB: поддержка FIFO, 32 байт,
поддержка передачи 4-х каналов г.-х,
общие адреса генератора частоты

UART: высокоскоростные обмены

30 Мб/с-секунда, 6,87 Мб/с-секунда.

SPI: 30 Мб/с, 4-ре шины, обмен г.-ми
по 8 или 16 бит.

С/таймер: 16-битный сдвоенный и шириной.

Блок ИЧИИ: 4-х независимых канала, не-ко
мпьютерные независимые сдвиговые регистры,
помехоустойчивые и т.д.
общие и
интерфейсные настройки 80 бит.

СЛУЖБЫ: 8, 10-битовый режим,
384 кГц, 1 мк, между процессорами 1 мк
обмен данными по I2C с пакетами без
участия процессора.

В составе I2C есть периферийные устройства

имеющие 32-х разр. ук-ио адреса
16-х разр. ук-ио логических г.-х,
позволяющие обменяться данными с помощью
подсистемы управления блока.